Cortex-M7

http://news.mynavi.jp/articles/2015/02/16/cortex-m7/
Cortex-M7のエリアサイズはCortex-M3の32倍、って書かれているけどなんだか差が恐ろしいな。。こりゃ回路の集積度が上がればGPUのSU数を増やせるわけだ。。データ並列性が大きいタスクってのはあるんだし、個々のコアが多少貧弱でもメニーコアっていうのは方向性として有りなんでは？とか思ってしまう。まぁ需要次第だろうしそういうのはPCの世界ではiGPU活用して下さい、ってなるんだろうな。。

http://www.keil.com/pack/doc/cmsis/Core/html/group__intrinsic___s_i_m_d__gr.html
Cortex-M4とかCortex-M7のSIMDってレジスタ幅が32bitで8/16ビットSIMD演算だったんだ。それでも8bitなら4並列出来るんだから存在価値は有る。。

周波数が上がるとキャッシュミス時のパフォーマンスが下がるからTCMを使うんだろうけど、組み込み向けのチップだとサイズが小さいから大きなデータを扱うのは大変だろうなぁ。。